The Next Frontier: Moving Beyond LLMs to Stable AI Models
While companies like NVIDIA focus on AI algorithms, software, and physical systems, TSMC (Taiwan Semiconductor Manufacturing Company) looks at AI from the foundation: "How to physically fabricate the ultra-complex, energy-efficient silicon required to sustain the AI revolution."
엔비디아가 AI 소프트웨어, 월드 모델, 자율주행 로봇 등 '적용점'을 그린다면, 세계 최대 반도체 위탁생산(파운드리) 기업인 TSMC는 "폭발하는 AI 연산량을 물리적으로 가능하게 만들 차세대 반도체 제조 기술"에 집중합니다.
TSMC가 바라보는 미래 AI와 반도체 생태계의 핵심 축을 정리해 드립니다.
TSMC believes that single-chip scaling alone is no longer enough to support future AI models. The future lies in Advanced Packaging (CoWoS, System-on-Wafer) that combines multiple chips into a single, massive system.
TSMC는 단일 단일 칩(Die)을 크게 만드는 것만으로는 미래 AI 연산량을 감당할 수 없다고 봅니다. 이에 따라 여러 개의 칩을 하나처럼 묶는 첨단 패키징(Advanced Packaging)에 미래를 걸고 있습니다.
System-on-Wafer (SoW): Moving beyond silicon interposers to integrate hundreds of computing dies and HBM memories directly onto an entire 12-inch wafer, building a supercomputer-level processor on a single wafer.
(웨이퍼 하나에 수십~수백 개의 칩과 HBM을 통째로 집적하여, 웨이퍼 자체가 하나의 초고속 슈퍼컴퓨터 역할을 하는 '시스템 온 웨이퍼' 시대를 열고 있습니다.)
Trillion Transistors by 2030: TSMC aims to enable AI accelerators containing over 1 trillion transistors within a single packaged system by 2030 using technologies like CoWoS and 3D SoIC.
(2030년까지 CoWoS 및 3D 패키징(SoIC) 기술을 통해 단일 시스템 내에 1조 개 이상의 트랜지스터를 통합하는 것을 목표로 합니다.)
To dramatically reduce energy consumption while maximizing computing speed, TSMC is accelerating its roadmap into the sub-2nm and Angstrom (0.1nm) era.
AI 데이터센터의 최대 과제인 전력 소모를 줄이고 성능을 극대화하기 위해, TSMC는 2나노 이하 및 앙스트롬(Å, 0.1나노) 공정 로드맵을 맹렬히 추진 중입니다.
N2 & A16 (1.6nm) Nodes with GAA: Transitioning to Gate-All-Around (GAA) Nanosheet architecture for higher efficiency and density.
(기존 핀펫(FinFET) 구조를 넘어 나노시트 기반 GAA(Gate-All-Around) 구조로 전환하여 전력 효율을 대폭 향상시킵니다.)
Backside Power Delivery (SPRITT): Moving power lines to the back of the silicon wafer to eliminate bottlenecking in data lines, dramatically improving power efficiency and operational speed for AI chips.
(전력 공급 선을 칩 뒷면에 배치하는 '후면 전력 공급(Backside Power)' 기술을 적용하여 데이터 신호 간섭을 없애고 전력 효율을 극대화합니다.)
As AI data centers scale up, data transmission bottlenecking between GPUs and memory becomes a primary obstacle. TSMC sees Silicon Photonics as the ultimate resolution.
수만 개의 AI 칩이 서로 데이터를 주고받을 때 전기 신호(구리 선)는 발열과 속도 한계에 부딪힙니다. TSMC는 전기가 아닌 '빛(광신호)'으로 데이터를 주고받는 실리콘 포토닉스를 차세대 AI의 필수 기술로 꼽습니다.
COUPE (Compact Universal Photonic Engine): Integrating optical engines directly with AI logic chips to transfer data at the speed of light while slashing power consumption.
(AI 반도체 내부 및 칩 간 연동에 광학 엔진을 결합하여 전력 소모를 획기적으로 줄이고 전송 속도를 초고속화합니다.)
TSMC does not design its own chips, which allows it to form an unrivaled neutral ecosystem (Open Innovation Platform, OIP).
TSMC는 자체 칩을 만들지 않는 "Customer's Partner" 정체성을 유지하며 글로벌 빅테크(NVIDIA, AMD, Apple, Google, Qualcomm 등)를 하나의 제조 플랫폼으로 흡수합니다.
Custom ASIC & Big Tech Collaboration: Providing complete design, IP, and fabrication frameworks so Big Tech companies can easily build their own proprietary AI chips (ASICs).
(빅테크 기업들이 저마다의 자체 AI 반도체(ASIC)를 손쉽게 설계하고 적기에 생산할 수 있도록 설계 표준과 공정 IP를 통합 제공합니다.)
If NVIDIA is constructing the software algorithms and physical systems of AI, TSMC is building the foundational physical engine that makes it all real.
TSMC’s vision of AI relies on "Advanced Packaging (System-on-Wafer) + Sub-2nm Process Nodes + Silicon Photonics" to deliver virtually limitless compute density at extreme energy efficiency.
엔비디아가 AI의 'SW 알고리즘과 서비스, 물리적 시스템'을 설계한다면, TSMC는 이를 실제로 동작하게 만드는 '물리적 엔진과 제조 생태계'를 만듭니다.
TSMC가 그리는 미래 AI는 "첨단 패키징(System-on-Wafer) + 2나노 이하 초미세 공정 + 실리콘 포토닉스(광반도체)"를 결합하여, 전력 한계를 극복하고 무한에 가까운 AI 연산 능력을 실현하는 것입니다.
#TSMC,#AdvancedPackaging,#CoWoS,#SystemOnWafer,#SiliconPhotonics,#A16Node,#GAA,#Foundry,#TSMC,#첨단패키징,#실리콘포토닉스,#파운드리